Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture

Volver a la Vista simple
dc.conicet.fuenteunificacion
dc.conicet.organizacionUniversidad Nacional del Sur
dc.conicet.organizacionConsejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"
dc.conicet.organizacionConsejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"
dc.conicet.organizacionUniversidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras
dc.conicet.paisOrganizacionArgentina
dc.conicet.paisOrganizacionArgentina
dc.conicet.paisOrganizacionArgentina
dc.conicet.paisOrganizacionArgentina
dc.conicet.produccionid4459662
dc.contributor.authorLifschitz, Omar D.
dc.contributor.authorRodriguez, Juan Agustin
dc.contributor.authorJulian, Pedro Marcelo
dc.contributor.authorAgamennoni, Osvaldo Enrique
dc.date.accessioned2020-04-14T19:28:20Z
dc.date.available2020-04-14T19:28:20Z
dc.date.issued2011-07
dc.date.updated2020-04-07T13:33:20Z
dc.description.abstractIn this paper, we present the environment set for validation and testing a particular ASIC that implements a piecewise linear (PWL) architecture. Description for a package debug propose is included. Methodologies for power consumption and maximum operation frequency estimation, based on laboratory measurements, are described.es
dc.description.filFil: Lifschitz, Omar D.. Universidad Nacional del Sur; Argentina
dc.description.filFil: Rodriguez, Juan Agustin. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina
dc.description.filFil: Julian, Pedro Marcelo. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina
dc.description.filFil: Agamennoni, Osvaldo Enrique. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; Argentina
dc.formatapplication/pdfes
dc.identifier.citationLifschitz, Omar D.; Rodriguez, Juan Agustin; Julian, Pedro Marcelo; Agamennoni, Osvaldo Enrique; Post-silicon Validation Procedure for a PWL ASIC Microprocessor Architecture; Institute of Electrical and Electronics Engineers; IEEE Latin America Transactions; 9; 4; 7-2011; 492-497es
dc.identifier.institucionalCONICET
dc.identifier.issn1548-0992es
dc.identifier.repoCONICET Digital
dc.identifier.urihttp://hdl.handle.net/11336/102526
dc.journal.ciudadNueva Jerseyes
dc.journal.number4es
dc.journal.pagination492-497es
dc.journal.paisEstados Unidoses
dc.journal.titleIEEE Latin America Transactionses
dc.journal.volume9es
dc.language.isoenges
dc.publisherInstitute of Electrical and Electronics Engineerses
dc.relation.alternativeidinfo:eu-repo/semantics/altIdentifier/url/https://ieeexplore.ieee.org/document/5993733
dc.relation.alternativeidinfo:eu-repo/semantics/altIdentifier/doi/https://doi.org/10.1109/TLA.2011.5993733
dc.rightsinfo:eu-repo/semantics/openAccess*
dc.rights.urihttps://creativecommons.org/licenses/by-nc-sa/2.5/ar/*
dc.subjectPiece Wise Lineares
dc.subjectASICes
dc.subjectNonlinear Systemses
dc.subject.classificationIngeniería Eléctrica y Electrónicaes
dc.subject.classificationIngeniería Eléctrica, Ingeniería Electrónica e Ingeniería de la Informaciónes
dc.subject.classificationINGENIERÍAS Y TECNOLOGÍASes
dc.titlePost-silicon Validation Procedure for a PWL ASIC Microprocessor Architecturees
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:ar-repo/semantics/artículo
dc.typeinfo:eu-repo/semantics/publishedVersion

Archivos

Bloque original

Miniatura
Nombre:
CONICET_Digital_Nro.02e911f7-1cc7-4600-bb35-7659bed5dfb4_A.pdf
Tamaño:
631.75 KB
Formato:
Adobe Portable Document Format
Descargar

Colecciones

Articulos(IIIE)
Volver a la Vista simple