A PWL ASIC design for maximum throughput

Lifschitz, Omar D.; Julian, Pedro Marcelo; Agamennoni, Osvaldo Enrique

A PWL ASIC design for maximum throughput Volver a la Vista simple
dc.conicet.fuente	individual
dc.conicet.organizacion	Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"
dc.conicet.organizacion	Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"
dc.conicet.organizacion	Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"
dc.conicet.paisOrganizacion	Argentina
dc.conicet.paisOrganizacion	Argentina
dc.conicet.paisOrganizacion	Argentina
dc.conicet.produccionid	9517967
dc.conicet.rol	Autor
dc.contributor.author	Lifschitz, Omar D.
dc.contributor.author	Julian, Pedro Marcelo
dc.contributor.author	Agamennoni, Osvaldo Enrique
dc.coverage	Internacional
dc.date.accessioned	2024-07-01T12:24:12Z
dc.date.available	2024-07-01T12:24:12Z
dc.date.evento	2013-08-15
dc.date.eventoHasta	2013-08-16
dc.date.issued	2013	es
dc.date.updated	2023-10-03T10:26:04Z
dc.description.abstract	This paper presents the design of a digital architecture for a Simplicial piecewise linear (PWL) integrated circuit (IC). This design maximizes the IC throughput by using an enhanced pipeline architecture and taking advantage of the maximum memory device performance.	es
dc.description.ciudadEvento	Buenos Aires	es
dc.description.fil	Fil: Lifschitz, Omar D.. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina
dc.description.fil	Fil: Julian, Pedro Marcelo. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina
dc.description.fil	Fil: Agamennoni, Osvaldo Enrique. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - Bahía Blanca. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages". Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras. Instituto de Investigaciones en Ingeniería Eléctrica "Alfredo Desages"; Argentina
dc.description.institucionOrganizadora	Universidad Tecnológica Nacional	es
dc.description.institucionOrganizadora	Institute of Electrical and Electronics Engineers	es
dc.description.nombreEvento	7th Argentine School of Micro-Nanoelectronics, Technology and Applications	es
dc.description.paisEvento	Argentina	es
dc.format	application/pdf	es
dc.identifier.citation	A PWL ASIC design for maximum throughput; 7th Argentine School of Micro-Nanoelectronics, Technology and Applications; Buenos Aires; Argentina; 2013; 92-95	es
dc.identifier.institucional	CONICET
dc.identifier.isbn	978-9-8719-0744-1	es
dc.identifier.repo	CONICET Digital
dc.identifier.uri	http://hdl.handle.net/11336/238689
dc.journal.ciudad	Bahía Blanca	es
dc.journal.pagination	92-95	es
dc.journal.pais	Argentina	es
dc.language.iso	eng	es
dc.publisher	Institute of Electrical and Electronics Engineers	es
dc.relation.alternativeid	info:eu-repo/semantics/altIdentifier/url/http://ieeexplore.ieee.org/xpl/mostRecentIssue.jsp?punumber=6602018
dc.rights	info:eu-repo/semantics/openAccess	*
dc.rights.uri	https://creativecommons.org/licenses/by-nc-sa/2.5/ar/	*
dc.source.libro	2013 7th Argentine School of Micro-Nanoelectronics, Technology and Applications	es
dc.subject	Digital architecture	es
dc.subject	PWL	es
dc.subject	NOE	es
dc.subject.classification	Ingeniería Eléctrica y Electrónica	es
dc.subject.classification	Ingeniería Eléctrica, Ingeniería Electrónica e Ingeniería de la Información	es
dc.subject.classification	INGENIERÍAS Y TECNOLOGÍAS	es
dc.title	A PWL ASIC design for maximum throughput	es
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/conferenceObject
dc.type	info:ar-repo/semantics/documento de conferencia
dc.type.publicacion	Book	es
dc.type.subtype	Congreso	es

Archivos

Bloque original

Nombre:: CONICET_Digital_Nro.3889d915-59c1-4589-a704-5040b3aaad3c_B.pdf
Tamaño:: 1.42 MB
Formato:: Adobe Portable Document Format

Descargar

Colecciones

Eventos(IIIE)

Volver a la Vista simple