Automatic generation of VHDL code for a railway interlocking system | ||
| dc.conicet.fuente | individual | |
| dc.conicet.organizacion | Consejo Nacional de Investigaciones Científicas y Técnicas | |
| dc.conicet.organizacion | Universidad de Buenos Aires. Facultad de Ingeniería | |
| dc.conicet.organizacion | Consejo Nacional de Investigaciones Científicas y Técnicas | |
| dc.conicet.organizacion | Universidad de Buenos Aires. Facultad de Ingeniería | |
| dc.conicet.organizacion | Universidad Tecnológica Nacional | |
| dc.conicet.organizacion | Consejo Nacional de Investigaciones Científicas y Técnicas | |
| dc.conicet.organizacion | Universidad de Buenos Aires. Facultad de Ingeniería | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.paisOrganizacion | Argentina | |
| dc.conicet.produccionid | 10122230 | |
| dc.contributor.author | Menéndez, Martín Nicolás | |
| dc.contributor.author | Germino, Santiago | |
| dc.contributor.author | Larosa, Facundo S. | |
| dc.contributor.author | Lutenberg, Ariel | |
| dc.date.accessioned | 2022-05-19T16:37:39Z | |
| dc.date.available | 2022-05-19T16:37:39Z | |
| dc.date.issued | 2021-01 | |
| dc.date.updated | 2022-05-09T19:54:30Z | |
| dc.description.abstract | This article introduces a novel technique to automatically analyse a railway network geographical representation and produce a suitable FPGA railway interlocking system by generating its VHDL hardware description. This approach accelerates the design, implementation and testing phases on different topologies. We review the automated tools developed - which are part of a comprehensive workflow - and present the results for topologies of varying complexities. | es |
| dc.description.fil | Fil: Menéndez, Martín Nicolás. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina | |
| dc.description.fil | Fil: Germino, Santiago. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina | |
| dc.description.fil | Fil: Larosa, Facundo S.. Universidad Tecnológica Nacional; Argentina | |
| dc.description.fil | Fil: Lutenberg, Ariel. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina | |
| dc.format | application/pdf | es |
| dc.identifier.citation | Menéndez, Martín Nicolás; Germino, Santiago; Larosa, Facundo S.; Lutenberg, Ariel; Automatic generation of VHDL code for a railway interlocking system; Inderscience Enterprises; International Journal of Embedded Systems; 14; 6; 1-2021; 544-552 | es |
| dc.identifier.eissn | 1741-1076 | es |
| dc.identifier.institucional | CONICET | |
| dc.identifier.issn | 1741-1068 | es |
| dc.identifier.repo | CONICET Digital | |
| dc.identifier.uri | http://hdl.handle.net/11336/157831 | |
| dc.journal.ciudad | Ginebra | es |
| dc.journal.number | 6 | es |
| dc.journal.pagination | 544-552 | es |
| dc.journal.pais | Suiza | es |
| dc.journal.title | International Journal of Embedded Systems | es |
| dc.journal.volume | 14 | es |
| dc.language.iso | eng | es |
| dc.publisher | Inderscience Enterprises | es |
| dc.relation.alternativeid | info:eu-repo/semantics/altIdentifier/doi/http://dx.doi.org/10.1504/IJES.2021.121088 | |
| dc.relation.alternativeid | info:eu-repo/semantics/altIdentifier/url/https://www.inderscienceonline.com/doi/abs/10.1504/IJES.2021.121088 | |
| dc.rights | info:eu-repo/semantics/restrictedAccess | * |
| dc.rights.uri | https://creativecommons.org/licenses/by-nc-sa/2.5/ar/ | * |
| dc.subject | ACG | es |
| dc.subject | AUTOMATIC CODE GENERATION | es |
| dc.subject | FPGA | es |
| dc.subject | GRAPH NETWORKS | es |
| dc.subject | RAILWAY INTERLOCKING SYSTEM | es |
| dc.subject | VHDL | es |
| dc.subject.classification | Sistemas de Automatización y Control | es |
| dc.subject.classification | Ingeniería Eléctrica, Ingeniería Electrónica e Ingeniería de la Información | es |
| dc.subject.classification | INGENIERÍAS Y TECNOLOGÍAS | es |
| dc.title | Automatic generation of VHDL code for a railway interlocking system | es |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:ar-repo/semantics/artículo | |
| dc.type | info:eu-repo/semantics/publishedVersion | |
Archivos
Bloque original
Cargando...
- Nombre:
- CONICET_Digital_Nro.1848d4e3-c228-461c-8d0a-e7d143576ae0_A.pdf
- Tamaño:
- 977.6 KB
- Formato:
- Adobe Portable Document Format