Mostrar el registro sencillo del ítem
dc.contributor.author
Carballal, Claudio A.
dc.contributor.author
Hamkalo, José L.
dc.contributor.author
Cernuschi Frias, Bruno
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.date.available
2023-01-25T12:25:06Z
dc.date.issued
2011
dc.identifier.citation
Cache sharing administration for performance fairness using D3C miss classification in chip multi-processors; High-Performance Computing Symposium; Córdoba; Argentina; 2011; 25-40
dc.identifier.issn
1851-9326
dc.identifier.uri
http://hdl.handle.net/11336/185509
dc.description.abstract
This work presents a study of fairness in cache sharing be-tween processes in a chip multiprocessor (CMP). We propose a new algorithm that uses a metric based on the D3C miss classication and LRUStack Distance, to measure the fairness in the administration of the resources to achieve an increase of the global IPC of all executed processes.Shared cache miss rate, IPC and bandwidth metrics were considered toanalyze the simulation results obtained using three test sets. The obtained results showed that the proposed dynamic management policycompared to Capitalist management policy, has a lower global miss ratein shared cache and lower bandwidth usage for each test set studied andfullls its objective of managing the shared cache space for every processwhile improving the overall IPC.
dc.format
application/pdf
dc.language.iso
eng
dc.publisher
Sociedad Argentina de Informática
dc.rights
info:eu-repo/semantics/openAccess
dc.rights.uri
https://creativecommons.org/licenses/by-nc-sa/2.5/ar/
dc.subject
SHARED CACHE
dc.subject
MULTI PROCESS
dc.subject
CMP
dc.subject
DYNAMIC CACHE ADMINISTRATION
dc.subject
INSTRUMENTATION
dc.subject
PIN
dc.subject.classification
Ingeniería de Sistemas y Comunicaciones
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.subject.classification
Ingeniería Eléctrica, Ingeniería Electrónica e Ingeniería de la Información
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.subject.classification
INGENIERÍAS Y TECNOLOGÍAS
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.title
Cache sharing administration for performance fairness using D3C miss classification in chip multi-processors
dc.type
info:eu-repo/semantics/publishedVersion
dc.type
info:eu-repo/semantics/conferenceObject
dc.type
info:ar-repo/semantics/documento de conferencia
dc.date.updated
2022-11-01T22:48:17Z
dc.journal.pagination
25-40
dc.journal.pais
Argentina
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.journal.ciudad
Buenos Aires
dc.description.fil
Fil: Carballal, Claudio A.. Universidad de Buenos Aires. Facultad de Ingeniería. Departamento de Electronica; Argentina
dc.description.fil
Fil: Hamkalo, José L.. Universidad de Buenos Aires. Facultad de Ingeniería. Departamento de Electronica; Argentina
dc.description.fil
Fil: Cernuschi Frias, Bruno. Consejo Nacional de Investigaciones Científicas y Técnicas. Oficina de Coordinación Administrativa Saavedra 15. Instituto Argentino de Matemática Alberto Calderón; Argentina
dc.relation.alternativeid
info:eu-repo/semantics/altIdentifier/url/https://40jaiio.sadio.org.ar/node/121.htm
dc.relation.alternativeid
info:eu-repo/semantics/altIdentifier/url/https://40jaiio.sadio.org.ar/sites/default/files/T2011/HPC/842.pdf
dc.conicet.rol
Autor
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.conicet.rol
Autor
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.conicet.rol
Autor
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.coverage
Nacional
dc.type.subtype
Simposio
dc.description.nombreEvento
High-Performance Computing Symposium
dc.date.evento
2011-08-29
dc.description.ciudadEvento
Córdoba
dc.description.paisEvento
Argentina
![Se ha confirmado la validez de este valor de autoridad por un usuario](/themes/CONICETDigital/images/authority_control/invisible.gif)
dc.type.publicacion
Journal
dc.description.institucionOrganizadora
Universidad Tecnológica Nacional. Facultad Regional Córdoba
dc.description.institucionOrganizadora
Sociedad Argentina de Informática
dc.source.revista
Proceedings of High-Performance Computing Symposium
dc.date.eventoHasta
2011-09-02
dc.type
Simposio
Archivos asociados