Análisis de Capacidades y estimación de tiempos de un inversor CMOS

Abstract

Dentro de las actividades realizadas en el ámbito dela microelectrónica, en el marco del proyecto "Microtecnologías y Nuevos Recursos de Sistemas Digitales", acreditado por la UNLP y el cual se desarrolla en la UIDET - CeTAD, se propone en primera medida, el análisis de las capacidades presentes en una compuerta inversora, diseñada en tecnología CMOS. A partir de esto, por medio de un modelo de primer orden del transistor MOSFET, se realiza una estimación de los tiempos de subida y bajada de las señales de salida, así como también de los tiempos de propagación. Para poder validar dichas aproximaciones, se realizaron las correspondientes simulaciones con modelos superiores del MOSFET (Level 49 BSIM3v3 3.1). Como conclusión se realiza una comparación entre resultados de los análisis y las simulaciones.