Mostrar el registro sencillo del ítem

dc.contributor.author
Menéndez, Martín Nicolás  
dc.contributor.author
Germino, Santiago  
dc.contributor.author
Larosa, Facundo S.  
dc.contributor.author
Lutenberg, Ariel  
dc.date.available
2022-05-19T16:37:39Z  
dc.date.issued
2021-01  
dc.identifier.citation
Menéndez, Martín Nicolás; Germino, Santiago; Larosa, Facundo S.; Lutenberg, Ariel; Automatic generation of VHDL code for a railway interlocking system; Inderscience Enterprises; International Journal of Embedded Systems; 14; 6; 1-2021; 544-552  
dc.identifier.issn
1741-1068  
dc.identifier.uri
http://hdl.handle.net/11336/157831  
dc.description.abstract
This article introduces a novel technique to automatically analyse a railway network geographical representation and produce a suitable FPGA railway interlocking system by generating its VHDL hardware description. This approach accelerates the design, implementation and testing phases on different topologies. We review the automated tools developed - which are part of a comprehensive workflow - and present the results for topologies of varying complexities.  
dc.format
application/pdf  
dc.language.iso
eng  
dc.publisher
Inderscience Enterprises  
dc.rights
info:eu-repo/semantics/restrictedAccess  
dc.rights.uri
https://creativecommons.org/licenses/by-nc-sa/2.5/ar/  
dc.subject
ACG  
dc.subject
AUTOMATIC CODE GENERATION  
dc.subject
FPGA  
dc.subject
GRAPH NETWORKS  
dc.subject
RAILWAY INTERLOCKING SYSTEM  
dc.subject
VHDL  
dc.subject.classification
Sistemas de Automatización y Control  
dc.subject.classification
Ingeniería Eléctrica, Ingeniería Electrónica e Ingeniería de la Información  
dc.subject.classification
INGENIERÍAS Y TECNOLOGÍAS  
dc.title
Automatic generation of VHDL code for a railway interlocking system  
dc.type
info:eu-repo/semantics/article  
dc.type
info:ar-repo/semantics/artículo  
dc.type
info:eu-repo/semantics/publishedVersion  
dc.date.updated
2022-05-09T19:54:30Z  
dc.identifier.eissn
1741-1076  
dc.journal.volume
14  
dc.journal.number
6  
dc.journal.pagination
544-552  
dc.journal.pais
Suiza  
dc.journal.ciudad
Ginebra  
dc.description.fil
Fil: Menéndez, Martín Nicolás. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina  
dc.description.fil
Fil: Germino, Santiago. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina  
dc.description.fil
Fil: Larosa, Facundo S.. Universidad Tecnológica Nacional; Argentina  
dc.description.fil
Fil: Lutenberg, Ariel. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina  
dc.journal.title
International Journal of Embedded Systems  
dc.relation.alternativeid
info:eu-repo/semantics/altIdentifier/doi/http://dx.doi.org/10.1504/IJES.2021.121088  
dc.relation.alternativeid
info:eu-repo/semantics/altIdentifier/url/https://www.inderscienceonline.com/doi/abs/10.1504/IJES.2021.121088  

Archivos asociados
Tamaño: 977.5Kb
Formato: PDF
.